


# COMPUTER SYSTEM AND METHOD FOR DECIDING EXISTENCE OF FPU IN COMPUTER SYSTEM

**Publication number:** JP2001147809  
**Publication date:** 2001-05-29  
**Inventor:** FARRALL GLENN; GEARTY MARGARET ROSE  
**Applicant:** HITACHI LTD  
**Classification:**  
 - international: **G06F9/38; G06F9/38; (IPC1-7): G06F9/38**  
 - european:  
**Application number:** JP20000292743 20000926  
**Priority number(s):** US19990411608 19991001

Report a data error here

## Abstract of JP2001147809

**PROBLEM TO BE SOLVED:** To improve performance such as processing capability by closely synchronizing both arithmetic operations. **SOLUTION:** A computer system is provided with a single chip microcomputer having a central processing unit(CPU), a memory device connected with the CPU, and an interface 56 deformed so that the CPU can be connected with a floating point instruction processor (FPU) 54 and an FPU present signal connected from the interface 56 to the CPU, and a CPU present signal having a first state indicating the existence of an FPU in the single chip microcomputer to the CPU and a second state indicating the non-existence of any FPU in the single chip microcomputer to the CPU. Then, the single chip microcomputer transmits plural floating point instructions across the interface to an FPU 54 in response to the first state of the FPU present signal, and traps the plural floating point instructions in response to the second state of the signal.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-147809

(P2001-147809A)

(43)公開日 平成13年5月29日(2001.5.29)

(51) Int.Cl.<sup>7</sup>

G O 6 F 9/38

識別記号

3 7 0

380

FI

G O 6 F 9/38

テーマコート\* (参考)

370C

380B

審査請求 未請求 請求項の数6 OL (全 15 頁)

(21)出願番号 特願2000-292743(P2000-292743)

(22) 出願日 平成12年 9 月26日 (2000. 9. 26)

(31)優先権主張番号 09/411608

(32) 優先日 平成11年10月1日(1999.10.1)

(33)優先権主張国 米国 (US)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 グレン・ファラル

イギリス国、ブリストル、BS41 9J

Q、ロング・アシュトン・ロード 157

(72)発明者 マーガレット・ローズ・ギアティ

イギリス国、バス BA1 7RT、バス

フォード、プランブ・レーン 3

(74) 代理人 100080001


弁理士 筒井 大和

(54) 【発明の名称】 コンピュータシステムとコンピュータシステム内でのFPUの存在決定方法

(57) 【要約】

【課題】 両演算を密接に同期化させて処理能力のよ  
うな性能を向上させる。

【解決手段】 コンピュータシステムは、中央演算処理装置（CPU）、CPUに接続したメモリー装置、及び、浮動小数点命令処理装置（FPU）54にCPUを接続するために変形されたインタフェース56を有する単一チップマイクロコンピュータと、インタフェース56からCPUに接続されたFPUプレゼント信号と、単一チップマイクロコンピュータ内のFPUの存在をCPUに示す第1状態と単一チップマイクロコンピュータ内のFPUの不存在をCPUに示す第2状態とを有するCPUプレゼント信号とを備え、単一チップマイクロコンピュータがFPUプレゼント信号の第1状態にตอบสนองしてインタフェースを横切って複数の浮動小数点命令をFPU54に送り、信号の第2状態にตอบสนองして複数の浮動小数点命令をトラップする。



## 【特許請求の範囲】

【請求項 1】 コンピュータシステムであって、中央演算処理装置（CPU）、該 CPU に接続したメモリ装置、及び、浮動小数点命令処理装置（FPU）に前記 CPU を接続するために変形されたインタフェースを有する単一チップマイクロコンピュータと、前記インタフェースから前記 CPU に接続された FPU プレゼント信号と、

前記単一チップマイクロコンピュータ内での FPU の存在を前記 CPU に示す第 1 状態と前記単一チップマイクロコンピュータ内での FPU の不存在を前記 CPU に示す第 2 状態とを有する CPU プレゼント信号とを備え、前記単一チップマイクロコンピュータが、前記 FPU プレゼント信号の前記第 1 状態にตอบสนองして前記インタフェースを横切って複数の浮動小数点命令を前記 FPU に送り、前記信号の前記第 2 状態にตอบสนองして複数の浮動小数点命令をトラップすることを特徴とするコンピュータシステム。

【請求項 2】 請求項 1 記載のコンピュータシステムであって、前記 FPU プレゼント信号が前記第 2 状態であり、一つの浮動小数点命令がトラップされた時に、前記単一チップマイクロコンピュータが例外を提起することを特徴とするコンピュータシステム。

【請求項 3】 コンピュータシステムであって、中央演算処理装置（CPU）、該 CPU に接続されたメモリ装置、及び、浮動小数点命令処理装置（FPU）に前記 CPU を接続するために変形されたインタフェースを有する単一チップマイクロコンピュータと、前記単一チップマイクロコンピュータ内での FPU の存在を前記 CPU に示す指示手段と、前記指示手段に敏感であり、前記指示手段にตอบสนองして前記単一チップマイクロコンピュータを制御する制御手段とを備えたことを特徴とするコンピュータシステム。

【請求項 4】 請求項 3 記載のコンピュータシステムであって、前記指示手段が FPU プレゼント信号を有し、該 FPU プレゼント信号が前記単一チップマイクロコンピュータ内での FPU の存在を示す第 1 状態と、前記単一チップマイクロコンピュータ内での FPU の不存在を示す第 2 状態とを備えたことを特徴とするコンピュータシステム。

【請求項 5】 請求項 4 記載のコンピュータシステムであって、前記指示手段が、前記第 1 状態内に前記 FPU プレゼント信号のある時に、前記 FPU に複数の浮動小数点命令を送り、前記第 2 状態内に前記 FPU プレゼント信号のある時に、複数の FPU プレゼント信号をトラップすることを特徴とするコンピュータシステム。

【請求項 6】 中央演算処理装置（CPU）と、該中央

演算処理装置に接続されたメモリ装置と、前記 CPU を浮動小数点命令処理装置（FPU）に接続するように変形されたインタフェースとを備えた単一チップマイクロコンピュータを有するコンピュータシステム内で、FPU が前記コンピュータシステム内に存在するか否かを決定する方法であって、

前記方法が、

前記 CPU を使って、前記単一チップマイクロコンピュータ内での FPU の存在を CPU に示す第 1 状態と、前記単一チップマイクロコンピュータ内での FPU の不存在を CPU に示す第 2 状態とを有する FPU プレゼント信号を、前記インタフェースを横切って前記 CPU に送り、

前記 CPU を使って前記 FPU プレゼント信号にตอบสนองし、前記単一チップマイクロコンピュータが前記 FPU プレゼント信号の前記第 1 状態にตอบสนองして前記インタフェースを横切って前記 FPU に複数の浮動小数点命令を送り、且つ前記 FPU プレゼント信号の前記第 2 状態にตอบสนองして複数の浮動小数点命令をトラップするようにするステップを有することを特徴とするコンピュータシステム内での FPU の存在決定方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は一般にマイクロコンピュータ（マイクロコンピュータ／浮動小数点プロセッサのインタフェース及び方法）に関する。更に詳細には、本発明は中央処理実行ユニットと浮動小数点実行ユニットとを有する単一チップマイクロコンピュータに関する。

【0002】

【従来の技術】システムオンチップデバイス（SOC）、一般にマイクロコンピュータはよく知られている。これらのデバイスは一般的にプロセッサ（CPU）と、1つ又はそれ以上のモジュールと、バスインタフェースと、メモリデバイスと、情報を交信するための1つ又はそれ以上のシステムバスとを含む。マイクロコンピュータに組み込まれることもあり得る1つのモジュールは、一般に浮動小数点ユニット、即ち FPU と呼ばれる浮動小数点コプロセッサである。浮動小数点ユニットは、非整数に関係する命令を実行するために用いられる。一般に、非整数は、2つの部分、即ち指数と有効数とに分割されたコンピュータワードとして表される。浮動小数点ユニットは特殊目的のプロセッサであり、そのプロセッサは、数のこのような非整数表現に関係する算術演算を実行するように特に設計されている。

【0003】完全に組み込み又は埋込みされた浮動小数点ユニットを有するマイクロコンピュータは公知である。浮動小数点ユニットがマイクロコンピュータの CPU 内に埋め込まれ、又はぴったりと統合された時、FPU と CPU とは一般に幾つかの演算ブロックを共有する。従

って、FPUとCPUとの間のインタフェースは、ハードウェア及びソフトウェアの両方において非常にぴったりと統合されている。このレベルの集積化が、高いスループット（処理能力）のような高い性能を提供するけれども、FPUの機能を望まない、又は必要としない顧客に対して販売するためにFPU無しのマイクロコンピュータバージョンを設計し、組立てることは困難なはずである。マイクロコンピュータ設計における多くの態様を変化させると、マイクロコンピュータからFPUを除去することが非常に困難になる。そして、ある場合には、マイクロコンピュータからFPUを除去することが重要な再設計努力を伴うことがある。

【0004】個別のマイクロコンピュータと浮動小数点プロセッサとのシステムも同様に公知である。これらのシステムにおいては、マイクロコンピュータと浮動小数点ユニットとは一般に個別の集積回路チップであり、CPUとFPUとの間で命令及びデータを交換するためにインタフェースが設けられている。CPUとFPUとの間のインタフェースの一形式は緩衝配置を使用する。このタイプの配置では、CPU及びFPU内での命令実行のタイミング及び同期化必要条件を緩和でき、プロセッサ間での相対的なAloose（緩い）結合をもたらす。マイクロコンピュータにオプションとしてFPUを提供することは容易である点で、このタイプのシステムは利点を有している。しかしながら、CPUとFPUとの間の結合が緩いので、CPU及びFPUの演算が密接に同期化されていないために、処理能力のような性能は不利を招いている。

【0005】

【発明が解決しようとする課題】しかしながら、CPUとFPUとの間の結合が緩いので、CPU及びFPUの演算が密接に同期化されていないために、処理能力のような性能は不利を招いている。

【0006】本発明の目的は、CPU及びFPUの演算を密接に同期化させて、処理能力のような性能を向上させることである。

【0007】

【課題を解決するための手段】本発明の一態様によれば、単一チップマイクロコンピュータを有するコンピュータシステムが提供され、中央演算処理装置（CPU）、該CPUに接続したメモリ装置、及び、浮動小数点命令処理装置（FPU）に前記CPUを接続するために変形されたインタフェースを有する単一チップマイクロコンピュータと、前記インタフェースから前記CPUに接続されたFPUプレゼント信号と、前記単一チップマイクロコンピュータ内でのFPUの存在を前記CPUに示す第1状態と前記単一チップマイクロコンピュータ内でのFPUの不存在を前記CPUに示す第2状態とを有するCPUプレゼント信号とを備え、前記単一チップマイクロコンピュータが、前記FPUプレゼント信

号の前記第1状態に回答して前記インタフェースを横切って複数の浮動小数点命令を前記FPUに送り、前記信号の前記第2状態に回答して複数の浮動小数点命令をトラップする。

【0008】本発明の別の態様によれば、前記FPUプレゼント信号が前記第2状態であり、一つの浮動小数点命令がトラップされた時に、前記単一チップマイクロコンピュータが例外をレイズ（提起）する。

【0009】本発明の別の態様によれば、中央演算処理装置（CPU）、該CPUに接続されたメモリ装置、及び、浮動小数点命令処理装置（FPU）に前記CPUを接続するために変形されたインタフェースを有する単一チップマイクロコンピュータと、前記単一チップマイクロコンピュータ内でのFPUの存在を前記CPUに示す指示手段と、前記指示手段に敏感であり、前記指示手段に回答して前記単一チップマイクロコンピュータを制御する制御手段とを備えた。

【0010】本発明の別の態様によれば、コンピュータシステムは単一チップマイクロコンピュータと、コンピュータシステム内でFPUの存在を決定する方法とを有し、単一チップマイクロコンピュータが中央処理装置（CPU）と、中央処理装置に結合されたメモリユニットと、CPUを浮動小数点命令処理ユニット（FPU）に結合するように変更されたインタフェースとを含み、当該方法がFPUを使ってインタフェースを横切ってFPUプレゼント信号をCPUに送り、CPUを使ってFPUプレゼント信号に回答するステップを有し、当該FPUプレゼント信号が、単一チップマイクロコンピュータ内でFPUの存在をCPUに示す第1状態と、単一チップマイクロコンピュータ内でFPUの不存在をCPUに示す第2状態とを有し、単一チップマイクロコンピュータがFPUプレゼント信号の第1状態に回答してインタフェースを横切って浮動小数点命令をFPUに送り、FPUプレゼント信号の第2状態に回答して浮動少数点命令をトラップする。

【0011】本発明の別の態様によれば、前記指示手段を含むコンピュータシステムは、FPUプレゼント信号を有し、該FPUプレゼント信号が前記単一チップマイクロコンピュータ内でのFPUの存在を示す第1状態と、前記単一チップマイクロコンピュータ内でのFPUの不存在を示す第2状態とを備えた。

【0012】本発明の別の態様によれば、前記指示手段を含むコンピュータシステムは、前記第1状態内に前記FPUプレゼント信号のある時に、前記FPUに複数の浮動小数点命令を送り、前記第2状態内に前記FPUプレゼント信号のある時に、複数のFPUプレゼント信号をトラップする。

【0013】本発明の別の態様によれば、中央演算処理装置（CPU）デコーダパイプステージを備えたCPU実行パイプラインと、浮動小数点ユニット（FPU）デ

コーダパイプステージを備えた FPU 実行パイプラインとを有するコンピュータシステム内で、前記方法が、

a) 第 1 命令を前記 CPU デコーダパイプステージに伝送し、b) 前記第 1 命令を前記 FPU デコーダパイプステージに伝送し、c) 前記第 1 命令が前記 CPU デコーダパイプステージによって受け入れられたことを示す信号を生成し、d) 前記第 1 命令が前記 FPU デコーダパイプステージによって受け入れられたことを示す信号を生成し、e) ステップ d) に応答して第 2 命令を前記 CPU デコーダパイプステージに伝送し、f) ステップ c) に応答して第 2 命令を前記 FPU デコーダパイプステージに伝送するステップを有する。

【0014】本発明の別の態様によれば、コンピュータシステムは、ステップ d) 内に前記信号を発生させるまで、前記第 1 命令を前記 CPU デコーダパイプステージに再び送るステップを更に有する。

【0015】本発明の別の態様によれば、コンピュータシステムは、ステップ c) 内に前記信号を発生させるまで、前記第 1 命令を前記 FPU デコーダパイプステージに再び送るステップを更に有する。

【0016】本発明の別の態様によれば、コンピュータシステムは、中央処理装置 (CPU) 実行パイプラインと、浮動小数点ユニット (FPU) 実行パイプラインとを有し、前記 CPU パイプラインが複数のパイプステージを含み、そして前記 FPU パイプラインが複数のパイプステージを含み、前記 CPU パイプライン内の各 CPU パイプステージが前記 FPU パイプライン内で対応するパイプステージを有し、前記 CPU パイプライン及び FPU パイプラインの動作を同期化する方法であって、前記方法が、a) 第 1 CPU パイプステージ内で一つの命令を受け取り、b) 対応する第 1 FPU パイプステージ内で前記命令を受け取り、c) 前記第 1 CPU パイプステージ内で前記命令を処理し、d) 前記第 1 FPU パイプステージ内で前記命令を処理し、e) 前記命令が前記第 1 CPU パイプステージによって処理されると共に、前記 CPU パイプライン内で第 2 パイプステージの進行を準備することを示す第 1 信号を、前記第 1 CPU パイプステージによって生成し、f) 前記命令が前記第 1 FPU パイプステージによって処理されると共に、前記 FPU パイプライン内で第 2 パイプステージの進行を準備することを示す第 2 信号を、前記第 1 FPU パイプステージによって生成し、g) 前記第 1 CPU パイプステージからの前記命令を前記 CPU パイプライン内の前記第 2 パイプステージに送り、h) 前記第 1 FPU パイプステージからの前記命令を前記 FPU パイプライン内の前記第 2 パイプステージに送るステップを有し、i) 前記 CPU パイプライン内の前記第 2 パイプステージが、前記第 2 信号に応答して前記命令を前記 CPU パイプライン内の第 3 パイプステージに送り、j) 前記 FPU パイプライン内の前記第 2 パイプステージが、前記第

1 信号に応答して前記命令を前記 FPU パイプライン内の第 3 パイプステージに送る。

【0017】本発明の別の態様によれば、前記 CPU パイプライン内の前記第 2 パイプステージが第 2 信号に更に応答して、前記 CPU パイプライン内の前記第 2 パイプステージが、前記第 1 FPU パイプステージから別の第 2 信号を受け取るまで、前記 CPU パイプライン内の前記第 3 パイプステージに複数命令を送るのを防止するような方法が提供される。

10 【0018】本発明の別の態様によれば、前記 FPU パイプラインが第 1 信号に更に応答して、前記 FPU パイプライン内の前記第 2 パイプステージが、前記第 1 CPU パイプステージから別の第 1 信号を受け取るまで、前記 FPU パイプライン内の前記第 3 パイプステージに複数命令を送るのを防止するような方法が提供される。

【0019】本発明の別の態様によれば、コンピュータは、複数のパイプステージを含む中央処理装置 (CPU) 実行パイプラインと、複数のパイプステージを含む浮動小数点ユニット (FPU) 実行パイプラインと、FPU パイプステージによって与えられた制御信号に応答して第 1 CPU パイプステージから第 2 CPU パイプステージへの複数命令の伝送を制御する第 1 手段と、CPU パイプステージによって与えられた制御信号に応答して第 1 FPU パイプステージから第 2 FPU パイプステージへの複数命令の伝送を制御する第 2 手段とを備え、前記 CPU パイプライン内の各 CPU パイプステージが前記 FPU パイプライン内で対応するパイプステージを有する。

20 【0020】本発明の別の態様によれば、制御する前記第 1 手段が、複数命令の伝送を可能にする第 1 状態と、複数命令の伝送を不可能にする第 2 状態とを有するトークン信号である。

【0021】本発明の別の態様によれば、前記第 1 CPU パイプステージが、前記トークン信号の前記第 1 状態に応答して一つの命令を伝送する。

【0022】本発明の別の態様によれば、前記第 1 CPU パイプステージが、一つの命令を伝送した時に、前記トークン信号をキャンセルする信号を生成する。

40 【0023】本発明の別の態様によれば、前記第 1 FPU パイプステージが、前記トークン信号の前記第 1 状態に応答して一つの命令を伝送する。

【0024】本発明の別の態様によれば、前記第 1 FPU パイプステージが、一つの命令を伝送した時に、前記トークン信号をキャンセルする信号を生成する。

【0025】本発明の別の態様によれば、それぞれ複数のパイプステージを備えた中央演算処理装置 (CPU) 実行パイプラインと、浮動小数点ユニット (FPU) 実行パイプラインとを有するコンピュータシステム内で、各 CPU パイプステージが前記 FPU 実行パイプライン内で対応するパイプステージを有し、前記 CPU 実行パ

イプラインと前記FPU実行パイプラインとの動作を同期化する方法であって、前記方法が、a) 前記CPUパイプライン内の各パイプステージに複数命令を提供し、b) 前記FPUパイプライン内でそれぞれの対応するパイプステージに前記命令を提供し、c) 前記CPUパイプライン内で前記命令を実行し、d) 前記FPUパイプライン内で前記命令を実行し、e) 停動状態にตอบสนองして前記CPUパイプラインを停動し、f) 前記CPUパイプラインを停動した後に、パイプステージの所定個数だけ前記FPUユニットパイプラインを停動し、g) ステップf) にตอบสนองして前記浮動小数点処理装置パイプラインの実行状態を記憶し、h) 停動状態を解除して前記CPU実行パイプラインを再開し、i) 再開時にステップg) 内に記憶された前記データを前記CPUパイプラインに与え、j) 前記CPUパイプラインの再開後に、所定個数のパイプステージで前記FPUパイプラインを再開するステップを有する。

【0026】本発明の別の態様によれば、ステップg) が、前記FPUパイプライン内の各パイプステージの実行結果を記憶することを更に含む方法が提供される。

【0027】本発明の別の態様によれば、前記所定個数のパイプステージが一つのパイプステージを有する方法が提供される。

【0028】図面では、参照用としてここに組込まれ、同様な要素が同様な特性に与えられる図面が以下に与えられている。

【0029】

【発明の実施の形態】図1は、本発明による単一チップマイクロコンピュータ50を示す。マイクロコンピュータ50は、コンピュータ内でのオペレーション（演算）を実行するための中央処理装置コア51を含む。整数中央処理装置（CPU）52と任意浮動小数点処理装置（FPU）54とがCPUコア51の一部として装備される。詳細に後述されるインタフェース56は、整数CPU52とFPU54との間でデータ、命令、及び制御信号を交換する機構を備える。また、CPUコア51は、例えば命令フェッチユニットおよびロードストアユニットのような他のモジュールも含む。本記述において、CPU52は、整数演算を実行するCPUコア51の一部分に関係している。CPUコア51は、データリンク60を介してシステムバス58に結合されている。システムバス58は、システムバスに添付されたモジュール及びインタフェースの間でデータ、命令、及び制御信号を交換するための通路（バスウェイ）を備える。

【0030】オフチップランダムアクセスメモリにインタフェースを提供するRAMインタフェース62は、データリンク64を介してシステムバス58に結合される。オフチップ読取り専用メモリにアクセスを提供するROMインタフェース66は、データリンク68を介してシステムバス58に結合される。他のシステムバスモ

ジュール70は、データリンク72によってシステムバス58に結合される。

【0031】デバッグインタフェースを含むデバッグモジュール74は、データリンク76を介してシステムバス58に結合される。デバッグモジュール74は、データリンク80を介してCPUコア51からデバッグデータを受け取る。デバッグモジュール74はデバッグリンク82を介してオフチップインタフェースを供給する。そのデバッグリンク82によってマイクロコンピュータ50が外部装置又はソフトウェアをインタフェースで連結可能となる。

【0032】また、マイクロコンピュータ50は、データリンク86を介してシステムバス58に結合されたシステムバスアービタ84を含む。システムバスアービタ84は、システムバス58を介してデータトラヒックの流れを制御する。システムバス84は、データリンク88を介して、例えばシステムバスウォッチポイントをトリガ（誘発）するようなデバッグ情報をデバッグモジュール74へ送る。

【0033】また、マイクロコンピュータ50は周辺コンポネントバス90も含む。周辺コンポネントバスアービタ92は、周辺コンポネントバス90を介してデータフローを制御し、データリンク94を介して周辺コンポネントバス90に結合され、データリンク96を介してシステムバス58にインタフェースを提供する。

【0034】周辺コンポネントバスモジュール98は、データリンク100を介して周辺コンポネントバス90に結合可能である。データリンク104を介して周辺コンポネントバス90に結合された周辺コンポネントバスインタフェース102は、オフチップコンポネント用のインタフェースを周辺コンポネントバス90に提供する。

【0035】図2は、図1に示したFPU54と、インタフェース56との更に詳細なブロック図である。FPU54は多くの機能モジュールを含む。モジュール110は浮動小数点ユニットデコーダ及びパイプ制御ブロックであり、それらはインタフェース56を介して送られたCPU52からの32ビット命令を復号する。モジュール112は浮動小数点ユニットレジスタファイル及び転送ネットワークである。モジュール114は、それぞれ116、118、120、122と番号付けられた実行パイプラインステージF1、F2、F3、F4から成り、共同実行済みCPU命令を実行すると共に、レジスタアクセスを制御するための浮動小数点論理実行モジュールである。モジュール124は、それぞれ126、128、130、132、134と番号付けられた実行パイプラインF1、F2、F3、F4、F5から成り、次の演算を実行するための浮動小数点ベクトル及び基礎計算ユニットである。即ち、その演算は、計算、ブロッキング計算、ベクトル計算、ベクトル計算、ブロッキング

ベクトル計算、タイプ変換、及び、多項式計算の演算である。モジュール136は、それぞれ138、140と番号付けられた実行パイプステージFDS1及びFDS2から成り、例えば除算及び平方根の演算のような非ブロッキング計算の演算を実行するための浮動小数点除算及び平方根実行ユニットである。完了バス142とディスパッチバス144とはモジュール114、124、136をモジュール112に結合する。

【0036】当該技術分野における当業者が理解できることは、図面を簡素化するために、以下の説明において、図示された論理の演算に必要なクロック信号が図示されていないことである。しかしながら、当該技術分野の当業者は、いつでも適切なクロック信号を適用して所望の機能を達成したかを理解できるだろう。

【0037】本発明の特徴によれば、FPU54がCPUコア51のすべてを備えた着脱自在の部分であるように設計されている。従って、インタフェース56を介したCPU52とFPU54の間のデータ移動は、データ移動用の32ビット命令150と、二つの64ビットバス152、154とに制限される。また、制御信号インタフェース156は、CPU52とFPU54の間における命令の実行を制御し、同期化するために装備される。

【0038】図3は、実行パイプラインの構造と、CPU52及びFPU54内での実行パイプラインにおける様々なパイプステージ間の関係とを示す。CPU52は実行パイプライン160を含む。FPU54は実行パイプライン162を含む。各パイプライン160、162は多数のパイプステージを含む。CPU52とFPU54とは命令フェッチパイプステージ164とプリデコーダパイプステージ166と分けている。CPUのパイプライン160は、デコーダパイプステージ168、三つの実行パイプステージ170、172、174、及び書き戻しパイプステージ176を含む。FPUのパイプライン162は、浮動小数点デコーダパイプステージ178と、五つの実行パイプステージ126、128、130、132、134と、浮動小数点書き戻しステージ180とを含む。その浮動小数点書き戻しステージ180は、CPU52へ送り返すために、浮動小数点ユニットにおける実行パイプライン162の結果をモジュール112に送る。

【0039】演算の間に、命令が、実行用のCPUパイプライン160及びFPUパイプライン162の両方に同時に送られる。CPUパイプライン160及びFPUパイプライン162によって実行される二つのタイプの命令が存在する。命令の第1カテゴリは、CPUパイプライン160内で完全に実行し、FPUパイプライン162からの完了に関して一切の寄与を必要としない純粋CPU命令である。更に詳細に後述するように、CPUパイプライン160とFPUパイプライン162とは密

接に結合され、従って、純粋CPU命令がCPUパイプライン160内で実行されると、命令イメージはFPU162パイプライン内で実行される。CPUパイプライン160内で実行した純粋CPU命令の場合には、FPUパイプライン162内での当該命令のイメージがバブルである。

【0040】CPUパイプライン160及びFPUパイプライン162内で実行する命令の第2カテゴリがFPU命令である。全てのFPU命令はこのグループ内である。例外項目と完了状態とを収集するだけであるならば、全てのFPU命令は、ある程度までCPUパイプライン160内で命令イメージとして実行しなければならない。第1サブグループのFPU命令は、データ交換を備えた結合CPU-FPU命令である。これらの命令は、CPUパイプライン160とFPUパイプライン162との間でのデータ交換を、FPUからCPUへ、又はCPUからFPUへ伴う。第2サブグループのFPU命令は、データ交換なしの接合CPU-FPU命令である。これらの命令がFPUパイプライン内で完全に実行し、CPUパイプライン160がその命令とだけ関係して例外情報及び完了状態を収集する。FPUパイプライン162とCPUパイプライン160との間でデータ交換なしの結合CPU-FPU命令がFPUパイプライン162内で実行すると、浮動小数点位置ホルダがCPUパイプライン160を介し命令イメージとして実行する。その命令イメージは例外項目を収集し、パイプラインの同期化を維持する。データ交換を備えた接合CPU-FPU命令がFPUパイプライン162内で実行すると、FPU命令もCPUパイプライン160内で命令イメージとして実行するので、パイプラインは同期状態のままである。

【0041】本発明の特徴は、FPUパイプライン162とCPUパイプライン160との間での実行における密接な結合と同期化とを維持することである。二つのパイプラインの間での密接な結合と同期化とを維持することは幾つかの利点を有する。FPUパイプライン162とCPUパイプライン160との間での密接な同期化の維持によって、マイクロコンピュータ50が精密な例外モデルの維持を可能とすることは、重要な利点である。精密な例外モデルが意味していることは、マイクロコンピュータ50内の幾つかのハードウェア又はソフトウェアの問題に起因して例外が生成された時に、マイクロコンピュータ50の実行の状態がエラー発生時点で明らかになるように、命令が実行及び終了しなければならないことである。これによって例外発生時点で種々の構成要素の状態が検査され、正しい対策の採用されるのを可能にする。精密な例外モデルが維持されないならば、エラー発生時に次のような状態を決定することが困難になる。即ち、マイクロコンピュータの様々な構成要素がエラー発生時に存在し、問題の追跡及び訂正を非常に困

難にすることがあり得ることである。

【0042】本発明の別の特徴は、FPU54がオプションである。更に詳細に後述されるように、FPU54とCPU52との間のインタフェース56は次のように設計されている。即ち、特定バージョンのマイクロコンピュータ50からFPUを削除することによって、マイクロコンピュータの重要な再設計が必要とされないことである。回路の再設計又はソフトウェアの修正なしに、マイクロコンピュータ50を含む単一集積回路から、FPU54を完全に削除することは簡単に可能である。

【0043】従って、インタフェース56によってFPU54が、マイクロコンピュータ50内でオプションであることを可能にするだけでなく、高水準の処理能力性能を提供可能とする。それから、同時にマイクロコンピュータ50が演算の精密な例外モデルを維持することを可能にする間に、個別のマイクロコンピュータ及びプロセッサが高水準の処理能力性能を提供する。

【0044】図4は、CPU52とFPU54との間で\*

【表1】

Name	Dir	Src	Size	Stage Sent	Latched by	Description
cpg_fpu_clk_en	in	CPG	1			FPU用クロック停止
fpu_present	out	FPU	1	CPU		FPUが存在するかどうかを表示
ifu_sr_id	in	IFU	1	W	CPU	SR浮動小数点不能化ビット
ifu_fpu_inst_pd	in	IFU	28	PD	FPU	演算コード（ブリッドコード）で送られる
ifu_fpu_inst_valid_pd	in	IFU	1	PD	FPU	演算コードは有効（ブリッドコード）ステージにおいてFPUで使用可能
ifu_fpu_pred_inst_pd	in	IFU	1	PD	FPU	伝送中の命令はブランチ予測経路上に在る
ifu_fp_go_dec	in	IFU	1	D	FPU	IFUデコードステージにおける有効FP命令が進行可能（停動しない）
ifu_fpu_mispred_e2	in	IFU	1	E2	CPU	間違って予測された第2ブランチはCPU内7で解決
ifu_fpu_cancel_wb	in	IFU	1	W	CPU	WBにおけるFPU/CPU命令は連続CPU例外を有し、パイプラインはリフレッシュされなければならない（E4からFPUへ戻る）
lsu_stall_e3	in	LSU	1	E3	FPU	E3ステージはCPUにおいて停動（E4においてのみ使用可能）
ifu_fpu_data_wb[63:0]	in	IFU	64	W	CPU	FLD、FMV（E4において使用可能）用整数CPUからのデータ
fpu_fp_go_dec	out	FPU	1	FPD	CPU	FPUデコードステージにおける有効FP命令は進行可能
fpu_dec_stall	out	FPU	1	FPD	CPU	FPUデコードステージは有効FP命令を有しFPUは内部で停動中、従ってCPUからの新規命令は受入れ不能
fpu_ifu_except_f2	out	FPU	1	F2	CPU	FPU例外が発生した
fpu_lsu_data_f1[63:0]	out	FPU	64	F1	CPU	整数CPU（E2において使用可能）へのデータ
fpu_lsu_fcmp_f2	out	FPU	1	F2	CPU	FCMP結果（E3において使用される）

【0046】注意されるように、FPU54とCPU5

2との間で通過する信号はラッチされる。ALatched by

\* のインタフェース56を示した更に詳細なブロック図である。下記の表1は、CPU52とFPU54との間で通信に用いられる信号の集合を示す。AName<sup>6</sup>欄は各制御信号の名前を与える。ADir<sup>6</sup>欄は、信号がFPUへの入力であるか又はFPUからの出力であるかに関して各信号の方向を示す。ASrc<sup>6</sup>欄は、CPG、（クロック発生回路）、FPU、命令フェッチユニット（IFU）、及び、ロード/ストアユニット（LSU）の間において、どのユニットが信号の源であるかを示す。ASize<sup>6</sup>欄は信号内のビット数を示す。AStage Sent<sup>6</sup>欄は、CPU54又はCPU52におけるどのステージが信号を送るかを示す。ALatched by<sup>6</sup>欄は、信号がインタフェース56のCPU側でラッチされた（取り込まれた）か、又はインタフェース56のFPU側でラッチされたかを示す。ADescription<sup>6</sup>欄は各信号の説明を与える。

【0045】

【表1】

<sup>6</sup> 欄は、インタフェースのどちら側にラッチング回路が配置されているのかを示す。CPU52とFPU54と



の間でのフライトの時間のために、ラッチング回路が必要である。

【0047】`fpu_present` 信号は、FPUが存在するか否かをCPUに示す。FPUが存在するならば、この信号がアサート（表明）され、FPUが利用可能であることをCPUが認識する。この状況の下で、CPUはFPUに命令を送る。`fpu_present` 信号がデザート（表明）されなかったならば、FPUが存在しないことをCPUが認識する。この状況の下で、FPU命令に遭遇したならば、CPUは当該命令をトラップし、例外を出現させる。従って、FPUの存在又は不在に応じて変化する唯一の信号が `fpu_present` 信号である。

【0048】FPU54の割り込みを抑制するために、浮動小数点不能化信号 `ifu_srfd` が提供される。このフラグがCPUの状態レジスタ（SR）に設定されると、FPU54が割り込みを抑制され、全ての浮動小数点命令がトラップされる。

【0049】ここで、CPUパイプライン160及びFPUパイプライン162を同期化する回路と信号とを示す図4を参照する。通常、CPUパイプライン160及びFPUパイプライン162はロックステップ内で命令を実行する。即ち、例えばそれぞれ一対のCPUパイプステージ170（又は172）、及び、FPUパイプステージ126（又は128）を経て進行する命令を実行する。更に詳細に後述されるように、パイプライン内には同期から消え去ることができ、実行継続前に再同期化の必要な三点が存在する。しかしながら、パイプライン間の最大スリップは、図に示す実施の形態における1つの命令又は、1つのパイプステージに限定される。けれども、FPUパイプライン162及びCPUパイプライン160が、パイプラインの停動前に許容されたスリップ量において制限され、そしてパイプラインが、停動状態の解除時に相互に同期される。そのため、精密な例外モデルを実行できる。パイプラインにおいて同期化の喪失可能な点は、プリデコードステージ166、デコード/E1-F1パイプステージ、及び、E3/F4パイプステージ内で発生する。これらの同期化メカニズムの各々が以下に後述される。

【0050】CPUパイプライン160内の各パイプステージ168、170、172、174、176は、前のパイプステージからの計算結果を記憶するためにそれぞれのバッファ224、170A、172A、174A、176Aを有する。FPUパイプライン162内の各パイプステージ178、126、128、130、132、134、180は、前のパイプステージからの計算結果を記憶するためにそれぞれのバッファ226、126A、128A、130A、132A、134A、180Aを有する。

【0051】信号がCPUパイプライン160とFPU

パイプライン162との間のインタフェース56を横切って移動するに要する時間（フライト時間）のために、そして幾らかの信号が1クロックサイクル内で遅れて到達するために、FPUから到達する信号用としてCPU側にラッチが設けられ、そしてCPUから到達する信号用としてFPU側にラッチが設けられる。CPU側はラッチ170B、172B、174B、174Cを含む。FPU側はラッチ126B、284を含む。

【0052】図4から図7に示す実施の形態によってCPU及びFPUパイプラインが最大1つのパイプステージまでパイプライン相互の同期化から外れることを可能とする。しかしながら、本発明は、一回のパイプステージに限定されるのではなく、任意の所定個数のパイプステージを（又はゼロ回のパイプステージさえも）可能となる。即ち、各パイプラインを実行するデータ及び状態が記憶されているから、パイプラインの停動前に、所定個数のクロックサイクルによってパイプラインが同期から外れるのを可能とされる。パイプラインの再開開始時に、一つのパイプライン内の幾つかのパイプステージからデータが、適切なタイミングで他のパイプラインに利用できる。そのため、データの損失なく停動以前と同じ関係にパイプラインを再同期化できる。その上、CPU及びFPUパイプラインが所定個数のクロックサイクルによって同期から外れるのを可能とすることにより、インタフェース56を横切ってCPUパイプラインとFPUパイプラインとの間のフライト時間を埋め合わせている。

【0053】次に、CPUプリデコードステージ命令のバッファリング機構の動作を示す図5を参照する。回路におけるこのセクションはプリデコード論理回路200を含み、そのプリデコード論理回路200はラッチ202を介してCPU命令フェッチユニットから命令フェッチユニットデコードの停動信号を受け取る。また、プリデコード論理200は、ラッチ204を介して浮動小数点ユニットデコード178から浮動小数点ユニットデコードの停動信号をも受け取る。浮動小数点ユニットデコード178が共有プリデコードステージによって送られた次の信号を受信せず、且つラッチしない時はいつでも、`fpu_dec_stall` 信号が生成される。CPU52の命令フェッチユニットが何等かの理由で停動されるたびに、`ifu_dec_stall` 信号が生成される。

【0054】マルチプレクサ206は、プリデコードバッファ208に結合された多くの入力を持つ。接続部210によってマルチプレクサ206の出力がプリデコードバッファ208、プリデコード212、又はマルチプレクサ214に送られるのを可能とする。プリデコード212の出力は接続部216を介してマルチプレクサ218に送られる。マルチプレクサ214、218はそれぞれ出力220、222を有し、その出力220、2

22は命令フェッチユニットデコーダバッファ224とFPUデコーダバッファ226にそれぞれ結合される。バッファ224, 226は、デコーダ168, 178によってデコーダ中の命令を保持するために役立つ。バッファ224は出力227を有し、その出力227によってバッファ224内の命令がマルチプレクサ218へ戻って再循環可能となる。同様な方法で、バッファ226は出力228を有し、その出力228によってバッファ226内の現行命令がマルチプレクサ214に戻って再循環可能となる。ifu\_dec\_stall信号が何等かの理由によってアサート(表明)されるならば、マルチプレクサ218は停動状態の解除まで命令の選択と再循環とを続けるだろう。同様な方法で、fpu\_dec\_stall信号がアサート(表明)されるならば、マルチプレクサ214は停動状態の解除まで命令228をバッファ226内に再循環し続けるだろう。

【0055】既に述べたように、CPU命令フェッチユニットからの命令は、実行のためにCPUパイプライン160とFPUパイプライン162との両方に送られる。パイプラインが新しい命令の受け入れ準備をすると直ぐに、論理がプリデコーダステージ命令をパイプラインに送る。しかし、現行命令が他のパイプライン(CPU又はFPU)によって受け入れられるまで、論理が別の命令を送らない。図5に示すプリデコーダステージ論理が請け合っていることは、CPUパイプライン160のデコーダステージ168とFPUパイプライン162のデコーダステージ170とが任意のクロックサイクルの間に同期から外れた多くとも一つの命令であり得ることである。現行命令が両方のパイプラインによって受け入れられ又は扱われることがないことを保証するため、プリデコーダ論理200は次の機能を実行する。即ち、

```
select_PDbuf = ~(IFU_taken & FPU_taken)
IFU_taken = ~ifu_dec_stall_q | IFU_taken_earlier_q
FPU_taken = ~fpu_dec_stall_q | FPU_taken_earlier_q
IFU_taken_earlier_d = IFU_taken & ~new_PD_inst_valid
FPU_taken_earlier_d = FPU_taken & ~new_PD_inst_valid
new_PD_inst_valid = IFU_taken & FPU_taken & a_new_PD_inst_is_available
```

である。ここに、ifu\_dec\_stall\_qはラッチ202によって出力された信号であり、fpu\_dec\_stall\_qはラッチ204によって出力された信号であり、IFU/FPU\_taken\_earlier\_qはIFU/FPU\_taken\_earlier\_d信号のラッチされたバージョンである。

【0056】両方のパイプラインが実際にAstall<sup>1</sup>信号

(ifu\_dec\_stall及びfpu\_dec\_stall)を生成するだけであるので、これらの信号はAtaken<sup>1</sup>信号に変換される。この変換の達成は、ラッチ202, 204内の停動信号をラッチし、プリコード論理200への信号の供給前にラッチ出力を反転してifu\_dec\_stall\_q信号とfpu\_dec\_stall\_q信号とを供給することによって行われる。

【0057】プリデコーダバッファ208とマルチプレクサ206との間の接続から分かるように、プリデコーダステージ命令は追加クロックサイクル用のプリデコーダバッファ208内に常に記憶される。これが請け合っていることは、CPUパイプラインデコーダ168とFPUパイプラインデコーダ178とが同一命令を受け入れるまで、プリデコーダバッファ208のコンテンツがプリデコーダステージ内で常に利用可能なことである。図5に示す論理の結果として、FPU又はIFUからの停動状態にもかかわらず、デコーダステージ168, 178が同期化のたった一つの命令であり、同一命令が同時刻にCPUデコーダステージ168とFPUデコーダステージ178とを終了させ、それにより両方のパイプラインがこの点で同期化されるだろう。

【0058】さて、CPUデコーダ/FPUデコーダE1/F1同期化論理の論理的ブロック図を示す図6を参照する。

【0059】ひとたび命令がCPUパイプライン160とFPUパイプライン162とに与えられると、2つのパイプライン内の異なったデコーダステージ停動状態に起因して、同期化が即座に失われる。同期化におけるこの損失を克服するためには、Ago-token<sup>1</sup>バッシング機構が用いられて両パイプラインを再同期化した後に、同一浮動小数点命令の2つのイメージがそれぞれのパイプステージ170, 126を離れる。各パイプラインが、有効浮動小数点命令を復号した時に、go\_tokenを他のパイプラインに送り、任意のデコーダステージ停動状態のために停動されない。それから、このgo\_tokenは他のパイプライン内でラッチされ、他のパイプライン内で同一命令のイメージ用のゲート状態として用いられてパイプステージ170, 126を越えて進行する。浮動小数点命令のイメージがパイプステージ170又は126を離れる時に、新しいgo\_tokenを受け取るまでそのイメージはパイプステージ170, 126を順番に停動するラッチをクリアする。ラッチをクリアすると直ぐに、新しいgo\_tokenを受け取る。

【0060】図6を詳細に参照すると、ifu\_fp\_go\_decはCPUデコーダパイプステージ166からのgo\_token信号である。そのCPUデコーダパイプステージ166が知らせることは、デコーダパイプステージ166内の命令が順調に復号され、デコーダパイプステージが停動されていないことである。同じ方

法で、`fpu_fp_go_dec`信号は浮動小数点ユニットデコーダパイプステージ178からのトークン信号である。その浮動小数点ユニットデコーダパイプステージ178が知らせることは、デコーダパイプステージ178内の浮動小数点命令が順調に復号され、デコーダパイプステージ停動状態が存在しないことである。このトークン信号を生成する前に復号を完了するので、これらの信号は、当該クロックサイクル内で比較的遅れて他のパイプラインに到達する。その結果、これらの信号は受信パイプラインパイプステージ内で即座にラッチされる。例えば、`ifu_fp_go_dec`はラッチ240によってラッチされ、`fpu_fp_go_dec`信号はラッチ242によってラッチされる。組合せ論理244は、ライン246上に`ifu_fp_may_leave_e1`信号を生成するために、ラッチ244内でラッチされた信号に応答する。その`ifu_fp_may_leave_e1`信号は、パイプステージ172へ命令を送るために実行パイプステージ170をトリガする。命令がパイプステージ172を離れると直ぐに、`ifu_fp_leaving_e1`信号がライン247上で生成される。その`ifu_fp_leaving_e1`信号は、組合せ論理244をリセットして`ifu_fp_may_leave_e1`信号を非作動化する。そのため、パイプステージ170にロードされた次の命令が、パイプステージ170を退出可能になる以前に、別の`fpu_fp_go_dec`トークン信号を必要とするはずである。

【0061】同様の方法では、`ifu_fp_go_f1`信号はラッチ240によって組合せ論理248に出力される。組合せ論理248はライン250上に`fpu_fp_may_leave_f1`信号を生成する。その`fpu_fp_may_leave_f1`信号は、パイプステージ128へ命令を送るために、FPUのパイプステージ126をトリガする。ひとたび命令がパイプステージ126を離れると、パイプステージ126はライン252上に`fpu_fp_leave_f1`信号を生成する。その`fpu_fp_leave_f1`信号によって組合せ論理248が`fpu_fp_may_leave_f1`信号を非作動化させる。そのため、パイプステージ126にロードされた次の命令は、パイプステージ126を離れることが可能になる前に、別の`ifu_fp_go_dec`トークン信号を必要とするだろう。

【0062】図5に示す同期化機構の結果として、同一命令がデコーダパイプステージ168と浮動小数点デコーダパイプステージ178に入るので、CPUパイプライン160内のパイプステージ168、170とFPUパイプライン162のパイプステージ178、126との間で同期化を失う可能性のある唯一の方法は、それぞれのデコーダパイプステージ168、178内での遅延の結果としてである。図6で示された機構は、命令がパ

イプステージ170、126にそれぞれ進行する時まで、CPUパイプライン160をFPUパイプライン162と再同期化する。それにより、命令がこれらのパイプステージを離れる準備をした時に、二つのパイプラインが再同期化される。

【0063】次の方程式は、図示された同期化論理の演算を説明している。

【0064】
$$\begin{aligned} &ifu\_fp\_may\_leave\_e1 = fpu\_fp\_go\_dec\_q \\ &| ifu\_token\_received\_q \\ &ifu\_token\_received\_d = ifu\_fp\_may\_leave\_e1 \& \sim ifu\_fp\_leaving\_e1 \\ &ifu\_fp\_leaving\_e1 = ifu\_fp\_valid\_e1 \& ifu\_fp\_may\_leave\_e1 \& \sim lsu\_stall\_e3 \end{aligned}$$

次の方程式は、`go_token`がどのようにしてCPUパイプライン160から生成されるかを説明している。

【0065】
$$ifu\_fp\_go\_dec = ifu\_fp\_valid\_dec \& \sim ifu\_dec\_stall\_cond$$

即ち、デコーダパイプステージ168内の有効な浮動小数点命令上にデコーダパイプステージ停動状態が検出されない限り、`go_token`は常にパイプライン162に信号として送られるだろう。

【0066】方程式の次の組は、FPUパイプライン162からCPUパイプライン160まで`go_tokens`を生成するために必要な論理を説明している。

【0067】
$$\begin{aligned} &fpu\_fp\_may\_leave\_f1 = ifu\_fp\_go\_dec\_q \\ &| fpu\_token\_received\_q \\ &fpu\_token\_received\_d = fpu\_fp\_may\_leave\_f1 \& \sim fpu\_fp\_leaving\_f1 \\ &fpu\_fp\_leaving\_f1 = fpu\_fp\_image\_valid\_f1 \& fpu\_fp\_may\_leave\_f1 \& \sim fpu\_stall\_f4 \\ &fpu\_fp\_go\_dec = fpu\_fp\_image\_valid\_dec \& \sim fpu\_go\_dec\_stall\_cond \end{aligned}$$

ひとたび一つの命令がCPUパイプステージ170及びFPUパイプステージ126を終了させると、複数の命令が通常二つのパイプラインのうち残ったパイプステージを介してロックステップ内で実行されるべきである。

【0068】しかしながら、CPUパイプライン160とFPUパイプライン162とに相互に同期化を失わせることのできる他の種類の停動状態がCPU内に存在する。この付加的なタイプの停動状態はロード/ストアユニット停動状態である。ロード/ストアユニット停動状態は、CPUパイプライン160のパイプステージ174で発生し、その発生原因は、例えば、オペランドキャッシュを避けるロード/ストア命令である。図7は、これらの状態の下に、CPUパイプライン160とFPUパイプライン162とを停動及び再同期化するために用いられる論理回路を示す。特に、図7に示す論理280は、二つのパイプラインを再同期化するために用いられる。

【0069】ロード／ストアユニット停動状態が発生する時、lsu\_stall\_e3信号がライン282でアサート（表明）される。この信号がアサートされる時に、パイプステージ174と、CPUパイプライン162における以前の全てのパイプステージ166、170、172が即座に停動される。また、ライン282上のlsu\_stall\_e3信号もインタフェース56を横切って論理280に送られる。lsu\_stall\_e3信号は、CPUパイプライン160を停動するクロックサイクルの間に、ラッチ284内でラッチされる。しかしながら、lsu\_stall\_e3がアサートされるクロックサイクルの間に、FPUパイプライン162は実行を継続する。次のクロックサイクルにおいて、ラッチされた停動信号はFPUパイプライン162のパイプステージ132に送られ、FPUパイプライン162がFPUパイプステージ178、126、128、130、132を即座に停動する。同一クロックサイクルの間に、ラッチ284からのライン286上の停動信号を使ってラッチ288、290、292のラッチ機能を不能化し、マルチプレクサ294、296、298を制御してライン301、303、305上でラッチされたデータをそれぞれ選択する。それによって、デコーダパイプステージFCMPからのgo\_token（2つの浮動小数点レジスタを比較するFPU命令）の状態と、実行パイプステージ128からの例外情報とを維持する。FPU実行ユニットからのデータのラッチは、CPUパイプライン160内の実行パイプステージと交信し、FPUパイプライン162の停動時にこのデータが失われないことを保証する。これは次のことを保証している。即ち、ライン295、297、299上でCPUパイプライン160に送信中のデータがFPUパイプステージからのデータであり、そしてCPUパイプライン実行に関してFPUパイプライン実行が前進したクロックサイクルの間に、そのデータが生成されたことである。図7に示す論理の結果として、ロード／ストアユニット停動状態に起因してCPUが停動する時に、浮動小数点ユニットは、CPUパイプラインに関して一つのパイプステージだけ進む。しかし、FPUパイプラインは次のクロックサイクル時に停動され、その代わりに、通常、CPUパイプラインへ伝送された全てのデータが記憶される。

【0070】ライン282上のlsu\_stall\_e3信号が非作動化される時、CPUパイプライン160は即座に実行を開始し、現在停動されたFPUパイプライン162に関して一つのパイプステージだけ進む。このクロックサイクルの間に、CPUパイプステージは、FPUの停動時に記憶された状態でそれぞれラッチ288、290、292からのライン295、297、299上のデータを読み取る。ラッチ284の結果として、次のクロックサイクル上で、ライン285、286上の

停動信号が非作動化される。これによって、FPUパイプライン162が即座に再開させられる。しかしながら、CPUパイプライン160がFPUパイプライン162の再開の1クロックサイクル前に再開されるので、ライン286、285上の停動信号が非作動化される時に、二つのパイプラインは、ロード／ストアユニット停動状態が発生した以前に有していたのと同じ関係に再同期化され、データロスが発生しない。ライン286上の信号が非作動化される時、マルチプレクサ294はライン300上のgo\_token信号を選択し、マルチプレクサ296はライン302上のデータ信号を選択し、マルチプレクサ298はライン304上の例外信号を選択する。そのため、CPUパイプライン160は再びFPUパイプライン162から現行信号を受け取る。このようにして、二つのパイプラインの動作が再同期化され、浮動小数点命令の実行が継続する。

【0071】命令がCPUパイプライン160の書き戻しパイプステージ176に入る時に、及び、命令がFPUパイプライン162のパイプステージ132に入る時に、CPUパイプライン160とFPUパイプライン162との間の最終同期化点が発生する。精密な例外モデルを維持するために、例えば、純粋なCPU命令の場合には、CPUからFPUまでのキャンセル命令がifu\_fpucancel\_wb信号としてライン306上で送られる。命令がパイプステージ176でCPUによってキャンセルされなかったならば、浮動小数点パイプライン160は実行を継続する。FPUパイプライン162がキャンセル命令を受け取る時、FPU54は、FPUパイプステージ178、126、128、130、132内で実行する全ての命令をキャンセルする。

【0072】本発明の結果として、CPUコア51内の唯一のオプションではあるが、FPU54をCPU52にインターフェイスできる。そのため、CPU及びFPUは密接に結合されて高性能処理能力を維持する。更に、CPUパイプラインとFPUパイプラインとが所定数のサイクルによって相互に関してスリップするように拘束されているので、CPUパイプラインとFPUパイプラインとの密接な結合がマイクロコンピュータ50内の精密な例外モデルを維持する。

【0073】前述したように、本発明は1つの単一集積回路において実行可能である。

【0074】こうして、本発明の少なくとも1つの例示的な実施の形態について記述したが、当該技術分野における当業者にとって種々の変更、変形、及び改良は容易に可能である。この種の変更、変形、及び改良は、本発明の精神及び範囲に含まれるものである。従って、今までの記述は単に一例に過ぎず、限定を意図するものではない。本発明は請求の範囲における定義と、それと等価なことによってのみ限定される。

【0075】

10

20

30

40

50

【発明の効果】本発明によれば、CPUコア内の唯一のオプションではあるが、FPUをCPUにインターフェイスできる。そのため、CPU及びFPUは密接に結合されて高性能処理能力を維持する。更に、CPUパイプラインとFPUパイプラインとが所定数のサイクルによって相互に関してスリップするように拘束されているので、CPUパイプラインとFPUパイプラインとの密接な結合がマイクロコンピュータ内の精密な例外モデルを維持する。

【図面の簡単な説明】

【図1】選択的（オプション）な浮動小数点プロセッサ（FPU）を含んだ本発明によるマイクロコンピュータを示す図である。

【図2】図1のマイクロコンピュータ内で使用可能なFPUとCPUとの間で浮動小数点ユニットとインタフェースとを示すブロック図である。

【図3】CPU実行パイプラインと、FPU実行パイプラインと、図1のマイクロコンピュータの各パイプライン内でパイプステージ間の関係とを示す図である。

【図4】図1のマイクロコンピュータ内のCPUとFPUとの間のインタフェースのブロック図であり、二つのパイプラインを同期化するために用いられた電気回路の構成部分と信号とを示す。

【図5】図4のCPUプリデコーダステージ命令バッファ（緩衝）機構における更に詳細な論理的ブロック図である。

【図6】図4のデコーダ/E1-F1ステージ同期化論理における更に詳細な論理的なブロック図である。

【図7】図4の一部分の論理的なブロック図であり、ロード/ストアユニットEステージ停動及び再同期化の論理を示す。

【符号の説明】

50 単一チップマイクロコンピュータ  
51 中央処理装置コア  
52 整数中央処理装置（CPU）  
54 浮動小数点処理装置（FPU）  
56 インタフェース  
58 システムバス  
60 データリンク  
62 RAMインタフェース  
64 データリンク  
66 ROMインタフェース  
68 データリンク  
70 システムバスモジュール  
72 データリンク  
74 デバッグモジュール  
76 データリンク  
80 データリンク  
82 デバッグリンク  
84 システムバスアービタ


86 データリンク  
88 データリンク  
90 周辺コンポネントバス  
92 周辺コンポネントバスアービタ  
94 データリンク  
96 データリンク  
98 周辺コンポネントバスモジュール  
100 データリンク  
102 周辺コンポネントバスインタフェース  
104 データリンク  
110 モジュール  
112 モジュール  
114 モジュール  
116 実行パイプステージ  
118 実行パイプステージ  
120 実行パイプステージ  
122 実行パイプステージ  
124 モジュール  
126 実行パイプステージ  
126A バッファ  
126B ラッチ  
128 実行パイプステージ  
128A バッファ  
130 実行パイプステージ  
130A バッファ  
132 実行パイプステージ  
132A バッファ  
134 実行パイプステージ  
134A バッファ  
136 モジュール  
142 完了バス  
144 ディスバッチバス  
150 32ビット命令  
152 64ビット命令  
154 64ビット命令  
156 制御信号インタフェース  
160 実行パイプライン  
162 実行パイプライン  
164 命令フェッチパイプステージ  
166 プリデコーダパイプステージ  
168 デコーダパイプステージ  
170 実行パイプステージ  
170A バッファ  
170B ラッチ  
172 実行パイプステージ  
172A バッファ  
172B ラッチ  
174 実行パイプステージ  
174A バッファ  
174B ラッチ

174C ラッチ  
 176 書き戻しパイプステージ  
 176A バッファ  
 178 浮動小数点デコーダパイプステージ  
 180 浮動小数点書き戻しステージ  
 180A バッファ  
 200 プリデコーダ論理回路  
 202 ラッチ  
 204 ラッチ  
 206 マルチプレクサ  
 208 プリデコーダバッファ  
 210 接続部  
 212 プリデコーダ  
 214 マルチプレクサ  
 216 接続部  
 220 出力  
 222 出力  
 224 命令フェッチユニットデコーダバッファ  
 226 デコーダバッファ  
 227 出力  
 228 出力  
 240 ラッチ  
 242 ラッチ  
 244 組合せ論理  
 246 ライン

\* 247 ライン  
 248 組合せ論理  
 250 ライン  
 252 ライン  
 280 論理  
 282 ライン  
 284 ラッチ  
 285 ライン  
 286 ライン  
 10 288 ラッチ  
 290 ラッチ  
 292 ラッチ  
 294 マルチプレクサ  
 295 ライン  
 296 マルチプレクサ  
 297 ライン  
 298 マルチプレクサ  
 299 ライン  
 300 ライン  
 20 301 ライン  
 302 ライン  
 303 ライン  
 304 ライン  
 305 ライン  
 \* 306 ライン


【図1】

図 1




【図2】

図 2




【図3】

図 3




【図5】

図 5



【図6】

図 6



【図 7】

图 7

